PAT-NO:

JP401238148A

DOCUMENT-IDENTIFIER: JP 01238148 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

September 22, 1989

INVENTOR - INFORMATION:

NAME

NISHIZAWA, MASATO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJI ELECTRIC CO LTD

N/A

APPL-NO:

JP63065431

APPL-DATE:

March 18, 1988

INT-CL (IPC): H01L021/92, H01L021/60

US-CL-CURRENT: 257/780, 257/781, 257/786

ABSTRACT:

PURPOSE: To hold the parallelism of a chip with respect to a semiconductor

substrate and to improve the connecting strength against a twist or the like by

surrounding the periphery of a bump electrode disposed substantially

equal interval at the center of the chip with a dummy bump wholly in contact

with the chip and the substrate.

CONSTITUTION: Bump electrodes 2 are so provided at the center of a chip 1 as

to connect circuit elements in the chip to wiring conductors of a supporting

board at positions occupying the vertexes of regular triangular ' shapes.

Accordingly, the intervals between the adjacent electrodes 2 are substantially

equal. $\underline{\text{Dummy bumps}}$ 3 are provided substantially at equal intervals at the

peripheral edges of the chip 1 around the electrodes 2, and further surrounded

by resin 4. Accordingly, the parallelism between the chip 1 by the bumps 3 and

a circuit board 9 is reinforced to improve its strength against a distortion

such as a twist, a thermal stress or the like.

COPYRIGHT: (C) 1989, JPO&Japio

⑲ 日本国特許庁(JP)

①特許出願公開

◎ 公開特許公報(A) 平1-238148

®Int. Cl.⁴

識別記号

庁内整理番号

43公開 平成1年(1989)9月22日

H 01 L 21/92 21/60

B - 6824 - 5F

Q-6918-5F

S-6918-5F審査請求 未請求 請求項の数 1 (全3頁)

ら発明の名称 半導体装置

②特 願 昭63-65431

20出 願 昭63(1988)3月18日

伽発 明 者 西 澤

正人

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

社内

⑪出 願 人 富士電機株式会社

神奈川県川崎市川崎区田辺新田 1 番 1 号

⑭代 理 人 弁理士 山口 巖

明細

1. 発明の名称 半導体装置

2. 特許請求の範囲

1)半導体チップの一面上の中心部に隣接するパンプ電極相互間の間隔をほぼ等しくして配置されたパンプ電極を用いてワイヤレスポンディング方式により半導体チップ面上の事体と対向する支持等仮面上の多域にわたって半線体チップ面の全域にわたって半線を手がある。 半部を接続される導体の存在しない個数のグミーバンプが設けられたことを特徴とする半導体装置

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、ワイヤレスポンディング方式による半導体チップの支持基板上への実装のために、半導体チップに形成された回路架子部上には捻縁膜を介して配線導体およびパンプ電極を設けた半導体装置に関する。

(従来の技術)

バンブ電極を用いて半導体チップを支持基板上に実装するのにワイヤレスポンディング方式を用いた場合、安定した支持を目的として第2図に示すようにチップ1の周辺の図示しないパッドの上にバンブ電極2を形成することが一般的であることはよく知られている。

(発明が解決しようとする課題)

しかし、チャプ1の面積が大きくなるに伴い、バンプ電極2の間の最大距離は大きくなりの無対路をは大きななりの数大距離は大きななりの無対路をは対対ととう。この支持基板材料の強ないの数が起こり、半導体装置の信頼性が低いるのの数が起こり、半導体装置の信頼性が低い、本出題をなるが最かあった。この欠点を除くために、本出題をでの扱いる。とのでは、なるは、では、ないるには、ないないのは、ないないのは、ないないない。

本発明の課題は、上記提案の半導体装置の信頼

性をさらに向上せしめることにある。

(課題を解決するための手段)

(作用)

半導体チップの実装のためにチップ中央部にほぼ等間隔を保って配置されたパンプ電極の周囲を全域にわたってチップおよび半導体基板に接触するダミーバンプで囲むことにより、チップと基板の平行度が保持され、ねじれ等に対する接続強度が向上する。さらにダミーバンプを樹脂の被覆に

を設ける。さらに Cr. Cu. Au 膜を積層して下地金属層 7 を形成後、フォトエッチング加工でパターンニングし、はんだめっきで下地金属層 7 上にはんだを被着し、約350 でに加熱して球状化し、パンプ 電極 2 およびそれよりやや径の大きいダミーパンプ 3 を形成する。はんだの被着は、約50 mの厚さに真空應着することによってもよい。

より補強することにより接続強度が一層高くなる。 (実施例)

第1図は本発明の一実施例のパンプ電極の配置を示し、パンプ電極2はチップ1の中央部にそれを手がの頂点を占める位置にチップ内のの影響体との接続のの配録はほぼ等しい。これらのパンプ電極2を取開して、チップ1の周縁部にダミーパンプ3がほぼ等間隔で設けられていて、さらに樹脂4によって包囲されている。

第3図はチップ1の一部を拡大して示したもので、チップ1の領域11に酸化膜51の間口部で接触する私からなる第一配線導体61の上に低温CVD酸化物からなる層間絶縁膜52を介して第二配線導体62が形成され、逸縁膜52の間口部で第一配線導体61と接触している。この第二配線導体62の上および層間絶縁膜52の上を窒化物からなるパッシュン膜8で覆い、フォトエッチングで第二配線導体62の上およびチップ1の外周近くに閉口部

(発明の効果)


本発明によれば、半導体材料と実装支持基板材料との熱膨脹係数の差による熱応力を小さくするためチップ中央にパンプ電極をほぼ等間隔にして配置した場合、電極の設けられないチップ周辺部

4. 図面の簡単な説明


第1図は本発明の一実施例の半導体チップの平面図、第2図は従来の半導体チップの平面図、第3図は本発明の一実施例の実装前の半導体チップの要部断面図、第4図(a)。(b)は本発明の一実施例の実装工程を順に示す断面図である。

1 : 半導体チップ、 2 : バンプ電極、 3 : ダミーバンプ、 4 : 樹脂、 9 : 配線基板。


2パナ電極




第 1 図



第 2 図





第 4 图

-229-2/1/05, EAST Version: 2.0.1.4